bandgap实际問題请大牛来指教

東莞老虎仔

    各位N人，小弟最近在设计一个带隙基准电路，要求是在不采用修调技术的前提下主要是最后一个要求，一般的工艺晶体管本身在corner下就有10mV左右



各位N人，小弟最近在设计一個带隙基准电路，要求是在不采用修調技术的前提下，工作电源電壓1.5V~3.6V，全溫度全工艺角下误差正負10mV，而且要保证流片后不同芯片的的基準输出偏差不得超过设计值20mV。

主要是最后一个要求，一般的工藝晶體管本身在corner下就有10mV左右偏差，而且最主要的误差是运放的失调，一般运放的失调都几个mV，再乘以一个电阻比例系数就会很大了，还没有考慮电阻和其它的适配，所以请高人指点啊，有什么办法或有什么结构減小失调这个问题（由于系统要求，不可能引入时钟进行斩波或是存储消除失調），或者是不用运放的bandgap结構？

望有实际流片經验或大牛指教，有興趣的也多多交流，共同进步，谢谢啦！！！

虾爷

用的Banba结构還是Lung結构？